Stowage/go
2
0
Fork 0
mirror of https://github.com/golang/go.git synced 2025-12-08 06:10:04 +00:00
Code Issues Projects Releases Packages Wiki Activity

[dev.simd] cmd/compile, simd: remove FP bitwise logic operations.

Browse source 
This CL is generated by CL 686555.

Change-Id: I0efb86a919692cd97c1c5b6365d77361a30bf7cf
Reviewed-on: https://go-review.googlesource.com/c/go/+/686496
LUCI-TryBot-Result: Go LUCI <golang-scoped@luci-project-accounts.iam.gserviceaccount.com>
Reviewed-by: David Chase <drchase@google.com>
This commit is contained in:
Junyang Shao 2025-07-08 17:26:59 +00:00
parent 0870ed04a3
commit 56ca67682b
9 changed files with 0 additions and 2256 deletions
Download patch file Download diff file Expand all files Collapse all files

72
src/cmd/compile/internal/amd64/simdssa.go
View file

@ -78,22 +78,10 @@ func ssaGenSIMDValue(s *ssagen.State, v *ssa.Value) bool {
ssa.OpAMD64VADDSUBPS256,
ssa.OpAMD64VADDSUBPD128,
ssa.OpAMD64VADDSUBPD256,
ssa.OpAMD64VANDPS128,
ssa.OpAMD64VANDPS256,
ssa.OpAMD64VANDPS512,
ssa.OpAMD64VANDPD128,
ssa.OpAMD64VANDPD256,
ssa.OpAMD64VANDPD512,
ssa.OpAMD64VPAND128,
ssa.OpAMD64VPAND256,
ssa.OpAMD64VPANDD512,
ssa.OpAMD64VPANDQ512,
ssa.OpAMD64VANDNPS128,
ssa.OpAMD64VANDNPS256,
ssa.OpAMD64VANDNPS512,
ssa.OpAMD64VANDNPD128,
ssa.OpAMD64VANDNPD256,
ssa.OpAMD64VANDNPD512,
ssa.OpAMD64VPANDN128,
ssa.OpAMD64VPANDN256,
ssa.OpAMD64VPANDND512,
@ -221,12 +209,6 @@ func ssaGenSIMDValue(s *ssagen.State, v *ssa.Value) bool {
ssa.OpAMD64VPMULLQ128,
ssa.OpAMD64VPMULLQ256,
ssa.OpAMD64VPMULLQ512,
ssa.OpAMD64VORPS128,
ssa.OpAMD64VORPS256,
ssa.OpAMD64VORPS512,
ssa.OpAMD64VORPD128,
ssa.OpAMD64VORPD256,
ssa.OpAMD64VORPD512,
ssa.OpAMD64VPOR128,
ssa.OpAMD64VPOR256,
ssa.OpAMD64VPORD512,
@ -332,12 +314,6 @@ func ssaGenSIMDValue(s *ssagen.State, v *ssa.Value) bool {
ssa.OpAMD64VPSUBQ128,
ssa.OpAMD64VPSUBQ256,
ssa.OpAMD64VPSUBQ512,
ssa.OpAMD64VXORPS128,
ssa.OpAMD64VXORPS256,
ssa.OpAMD64VXORPS512,
ssa.OpAMD64VXORPD128,
ssa.OpAMD64VXORPD256,
ssa.OpAMD64VXORPD512,
ssa.OpAMD64VPXOR128,
ssa.OpAMD64VPXOR256,
ssa.OpAMD64VPXORD512,
@ -362,24 +338,12 @@ func ssaGenSIMDValue(s *ssagen.State, v *ssa.Value) bool {
ssa.OpAMD64VPADDQMasked128,
ssa.OpAMD64VPADDQMasked256,
ssa.OpAMD64VPADDQMasked512,
ssa.OpAMD64VANDPSMasked128,
ssa.OpAMD64VANDPSMasked256,
ssa.OpAMD64VANDPSMasked512,
ssa.OpAMD64VANDPDMasked128,
ssa.OpAMD64VANDPDMasked256,
ssa.OpAMD64VANDPDMasked512,
ssa.OpAMD64VPANDDMasked128,
ssa.OpAMD64VPANDDMasked256,
ssa.OpAMD64VPANDDMasked512,
ssa.OpAMD64VPANDQMasked128,
ssa.OpAMD64VPANDQMasked256,
ssa.OpAMD64VPANDQMasked512,
ssa.OpAMD64VANDNPSMasked128,
ssa.OpAMD64VANDNPSMasked256,
ssa.OpAMD64VANDNPSMasked512,
ssa.OpAMD64VANDNPDMasked128,
ssa.OpAMD64VANDNPDMasked256,
ssa.OpAMD64VANDNPDMasked512,
ssa.OpAMD64VPANDNDMasked128,
ssa.OpAMD64VPANDNDMasked256,
ssa.OpAMD64VPANDNDMasked512,
@ -494,12 +458,6 @@ func ssaGenSIMDValue(s *ssagen.State, v *ssa.Value) bool {
ssa.OpAMD64VPMULLQMasked128,
ssa.OpAMD64VPMULLQMasked256,
ssa.OpAMD64VPMULLQMasked512,
ssa.OpAMD64VORPSMasked128,
ssa.OpAMD64VORPSMasked256,
ssa.OpAMD64VORPSMasked512,
ssa.OpAMD64VORPDMasked128,
ssa.OpAMD64VORPDMasked256,
ssa.OpAMD64VORPDMasked512,
ssa.OpAMD64VPORDMasked128,
ssa.OpAMD64VPORDMasked256,
ssa.OpAMD64VPORDMasked512,
@ -581,12 +539,6 @@ func ssaGenSIMDValue(s *ssagen.State, v *ssa.Value) bool {
ssa.OpAMD64VPSUBQMasked128,
ssa.OpAMD64VPSUBQMasked256,
ssa.OpAMD64VPSUBQMasked512,
ssa.OpAMD64VXORPSMasked128,
ssa.OpAMD64VXORPSMasked256,
ssa.OpAMD64VXORPSMasked512,
ssa.OpAMD64VXORPDMasked128,
ssa.OpAMD64VXORPDMasked256,
ssa.OpAMD64VXORPDMasked512,
ssa.OpAMD64VPXORDMasked128,
ssa.OpAMD64VPXORDMasked256,
ssa.OpAMD64VPXORDMasked512,
@ -999,24 +951,12 @@ func ssaGenSIMDValue(s *ssagen.State, v *ssa.Value) bool {
ssa.OpAMD64VPADDQMasked128,
ssa.OpAMD64VPADDQMasked256,
ssa.OpAMD64VPADDQMasked512,
ssa.OpAMD64VANDPSMasked128,
ssa.OpAMD64VANDPSMasked256,
ssa.OpAMD64VANDPSMasked512,
ssa.OpAMD64VANDPDMasked128,
ssa.OpAMD64VANDPDMasked256,
ssa.OpAMD64VANDPDMasked512,
ssa.OpAMD64VPANDDMasked128,
ssa.OpAMD64VPANDDMasked256,
ssa.OpAMD64VPANDDMasked512,
ssa.OpAMD64VPANDQMasked128,
ssa.OpAMD64VPANDQMasked256,
ssa.OpAMD64VPANDQMasked512,
ssa.OpAMD64VANDNPSMasked128,
ssa.OpAMD64VANDNPSMasked256,
ssa.OpAMD64VANDNPSMasked512,
ssa.OpAMD64VANDNPDMasked128,
ssa.OpAMD64VANDNPDMasked256,
ssa.OpAMD64VANDNPDMasked512,
ssa.OpAMD64VPANDNDMasked128,
ssa.OpAMD64VPANDNDMasked256,
ssa.OpAMD64VPANDNDMasked512,
@ -1179,12 +1119,6 @@ func ssaGenSIMDValue(s *ssagen.State, v *ssa.Value) bool {
ssa.OpAMD64VPMULLQMasked128,
ssa.OpAMD64VPMULLQMasked256,
ssa.OpAMD64VPMULLQMasked512,
ssa.OpAMD64VORPSMasked128,
ssa.OpAMD64VORPSMasked256,
ssa.OpAMD64VORPSMasked512,
ssa.OpAMD64VORPDMasked128,
ssa.OpAMD64VORPDMasked256,
ssa.OpAMD64VORPDMasked512,
ssa.OpAMD64VPORDMasked128,
ssa.OpAMD64VPORDMasked256,
ssa.OpAMD64VPORDMasked512,
@ -1353,12 +1287,6 @@ func ssaGenSIMDValue(s *ssagen.State, v *ssa.Value) bool {
ssa.OpAMD64VPDPBUSDMasked128,
ssa.OpAMD64VPDPBUSDMasked256,
ssa.OpAMD64VPDPBUSDMasked512,
ssa.OpAMD64VXORPSMasked128,
ssa.OpAMD64VXORPSMasked256,
ssa.OpAMD64VXORPSMasked512,
ssa.OpAMD64VXORPDMasked128,
ssa.OpAMD64VXORPDMasked256,
ssa.OpAMD64VXORPDMasked512,
ssa.OpAMD64VPXORDMasked128,
ssa.OpAMD64VPXORDMasked256,
ssa.OpAMD64VPXORDMasked512,