mirror of
https://github.com/golang/go.git
synced 2025-12-08 06:10:04 +00:00
cmd/internal/obj/loong64: add {V,XV}{BITCLR/BITSET/BITREV}[I].{B/H/W/D} instructions support
Go asm syntax:
V{BITCLR/BITSET/BITREV}{B/H/W/V} $1, V2, V3
XV{BITCLR/BITSET/BITREV}{B/H/W/V} $1, X2, X3
V{BITCLR/BITSET/BITREV}{B/H/W/V} VK, VJ, VD
XV{BITCLR/BITSET/BITREV}{B/H/W/V} XK, XJ, XD
Equivalent platform assembler syntax:
v{bitclr/bitset/bitrev}i.{b/h/w/d} v3, v2, $1
xv{bitclr/bitset/bitrev}i.{b/h/w/d} x3, x2, $1
v{bitclr/bitset/bitrev}.{b/h/w/d} vd, vj, vk
xv{bitclr/bitset/bitrev}.{b/h/w/d} xd, xj, xk
Change-Id: I244f8ae316f72cc7ea01ca0139ac78c5616a3c5b
Reviewed-on: https://go-review.googlesource.com/c/go/+/677435
Reviewed-by: Cherry Mui <cherryyz@google.com>
LUCI-TryBot-Result: Go LUCI <golang-scoped@luci-project-accounts.iam.gserviceaccount.com>
Reviewed-by: abner chenc <chenguoqi@loongson.cn>
Reviewed-by: Mark Freeman <mark@golang.org>
This commit is contained in:
Xiaolin Zhao
abner chenc
parent
abeeef1c08
commit
b2960e3580
4 changed files with 219 additions and 0 deletions
50
src/cmd/asm/internal/asm/testdata/loong64enc1.s
vendored
50
src/cmd/asm/internal/asm/testdata/loong64enc1.s
vendored
|
|
@ -1045,3 +1045,53 @@ lable2:
|
|||
PRELD (R4), $0 // 8000c02a
|
||||
PRELD -1(R4), $8 // 88fcff2a
|
||||
PRELD 8(R4), $31 // 9f20c02a
|
||||
|
||||
// [X]{VBITCLR/VBITSET/VBITREV}{B,H,W,V} instructions
|
||||
VBITCLRB V1, V2, V3 // 43040c71
|
||||
VBITCLRH V1, V2, V3 // 43840c71
|
||||
VBITCLRW V1, V2, V3 // 43040d71
|
||||
VBITCLRV V1, V2, V3 // 43840d71
|
||||
VBITSETB V1, V2, V3 // 43040e71
|
||||
VBITSETH V1, V2, V3 // 43840e71
|
||||
VBITSETW V1, V2, V3 // 43040f71
|
||||
VBITSETV V1, V2, V3 // 43840f71
|
||||
VBITREVB V1, V2, V3 // 43041071
|
||||
VBITREVH V1, V2, V3 // 43841071
|
||||
VBITREVW V1, V2, V3 // 43041171
|
||||
VBITREVV V1, V2, V3 // 43841171
|
||||
XVBITCLRB X3, X2, X1 // 410c0c75
|
||||
XVBITCLRH X3, X2, X1 // 418c0c75
|
||||
XVBITCLRW X3, X2, X1 // 410c0d75
|
||||
XVBITCLRV X3, X2, X1 // 418c0d75
|
||||
XVBITSETB X3, X2, X1 // 410c0e75
|
||||
XVBITSETH X3, X2, X1 // 418c0e75
|
||||
XVBITSETW X3, X2, X1 // 410c0f75
|
||||
XVBITSETV X3, X2, X1 // 418c0f75
|
||||
XVBITREVB X3, X2, X1 // 410c1075
|
||||
XVBITREVH X3, X2, X1 // 418c1075
|
||||
XVBITREVW X3, X2, X1 // 410c1175
|
||||
XVBITREVV X3, X2, X1 // 418c1175
|
||||
VBITCLRB $7, V2, V3 // 433c1073
|
||||
VBITCLRH $15, V2, V3 // 437c1073
|
||||
VBITCLRW $31, V2, V3 // 43fc1073
|
||||
VBITCLRV $63, V2, V3 // 43fc1173
|
||||
VBITSETB $7, V2, V3 // 433c1473
|
||||
VBITSETH $15, V2, V3 // 437c1473
|
||||
VBITSETW $31, V2, V3 // 43fc1473
|
||||
VBITSETV $63, V2, V3 // 43fc1573
|
||||
VBITREVB $7, V2, V3 // 433c1873
|
||||
VBITREVH $15, V2, V3 // 437c1873
|
||||
VBITREVW $31, V2, V3 // 43fc1873
|
||||
VBITREVV $63, V2, V3 // 43fc1973
|
||||
XVBITCLRB $7, X2, X1 // 413c1077
|
||||
XVBITCLRH $15, X2, X1 // 417c1077
|
||||
XVBITCLRW $31, X2, X1 // 41fc1077
|
||||
XVBITCLRV $63, X2, X1 // 41fc1177
|
||||
XVBITSETB $7, X2, X1 // 413c1477
|
||||
XVBITSETH $15, X2, X1 // 417c1477
|
||||
XVBITSETW $31, X2, X1 // 41fc1477
|
||||
XVBITSETV $63, X2, X1 // 41fc1577
|
||||
XVBITREVB $7, X2, X1 // 413c1877
|
||||
XVBITREVH $15, X2, X1 // 417c1877
|
||||
XVBITREVW $31, X2, X1 // 41fc1877
|
||||
XVBITREVV $63, X2, X1 // 41fc1977
|
||||
|
|
|
|||
|
|
@ -816,6 +816,31 @@ const (
|
|||
AXVPCNTW
|
||||
AXVPCNTV
|
||||
|
||||
AVBITCLRB
|
||||
AVBITCLRH
|
||||
AVBITCLRW
|
||||
AVBITCLRV
|
||||
AVBITSETB
|
||||
AVBITSETH
|
||||
AVBITSETW
|
||||
AVBITSETV
|
||||
AVBITREVB
|
||||
AVBITREVH
|
||||
AVBITREVW
|
||||
AVBITREVV
|
||||
AXVBITCLRB
|
||||
AXVBITCLRH
|
||||
AXVBITCLRW
|
||||
AXVBITCLRV
|
||||
AXVBITSETB
|
||||
AXVBITSETH
|
||||
AXVBITSETW
|
||||
AXVBITSETV
|
||||
AXVBITREVB
|
||||
AXVBITREVH
|
||||
AXVBITREVW
|
||||
AXVBITREVV
|
||||
|
||||
// LSX and LASX integer comparison instruction
|
||||
AVSEQB
|
||||
AXVSEQB
|
||||
|
|
|
|||
|
|
@ -327,6 +327,30 @@ var Anames = []string{
|
|||
"XVPCNTH",
|
||||
"XVPCNTW",
|
||||
"XVPCNTV",
|
||||
"VBITCLRB",
|
||||
"VBITCLRH",
|
||||
"VBITCLRW",
|
||||
"VBITCLRV",
|
||||
"VBITSETB",
|
||||
"VBITSETH",
|
||||
"VBITSETW",
|
||||
"VBITSETV",
|
||||
"VBITREVB",
|
||||
"VBITREVH",
|
||||
"VBITREVW",
|
||||
"VBITREVV",
|
||||
"XVBITCLRB",
|
||||
"XVBITCLRH",
|
||||
"XVBITCLRW",
|
||||
"XVBITCLRV",
|
||||
"XVBITSETB",
|
||||
"XVBITSETH",
|
||||
"XVBITSETW",
|
||||
"XVBITSETV",
|
||||
"XVBITREVB",
|
||||
"XVBITREVH",
|
||||
"XVBITREVW",
|
||||
"XVBITREVV",
|
||||
"VSEQB",
|
||||
"XVSEQB",
|
||||
"VSEQH",
|
||||
|
|
|
|||
|
|
@ -1833,21 +1833,33 @@ func buildop(ctxt *obj.Link) {
|
|||
opset(AVSRLB, r0)
|
||||
opset(AVSRAB, r0)
|
||||
opset(AVROTRB, r0)
|
||||
opset(AVBITCLRB, r0)
|
||||
opset(AVBITSETB, r0)
|
||||
opset(AVBITREVB, r0)
|
||||
|
||||
case AXVSLLB:
|
||||
opset(AXVSRLB, r0)
|
||||
opset(AXVSRAB, r0)
|
||||
opset(AXVROTRB, r0)
|
||||
opset(AXVBITCLRB, r0)
|
||||
opset(AXVBITSETB, r0)
|
||||
opset(AXVBITREVB, r0)
|
||||
|
||||
case AVSLLH:
|
||||
opset(AVSRLH, r0)
|
||||
opset(AVSRAH, r0)
|
||||
opset(AVROTRH, r0)
|
||||
opset(AVBITCLRH, r0)
|
||||
opset(AVBITSETH, r0)
|
||||
opset(AVBITREVH, r0)
|
||||
|
||||
case AXVSLLH:
|
||||
opset(AXVSRLH, r0)
|
||||
opset(AXVSRAH, r0)
|
||||
opset(AXVROTRH, r0)
|
||||
opset(AXVBITCLRH, r0)
|
||||
opset(AXVBITSETH, r0)
|
||||
opset(AXVBITREVH, r0)
|
||||
|
||||
case AVSLLW:
|
||||
opset(AVSRLW, r0)
|
||||
|
|
@ -1861,6 +1873,9 @@ func buildop(ctxt *obj.Link) {
|
|||
opset(AVSUBHU, r0)
|
||||
opset(AVSUBWU, r0)
|
||||
opset(AVSUBVU, r0)
|
||||
opset(AVBITCLRW, r0)
|
||||
opset(AVBITSETW, r0)
|
||||
opset(AVBITREVW, r0)
|
||||
|
||||
case AXVSLLW:
|
||||
opset(AXVSRLW, r0)
|
||||
|
|
@ -1874,16 +1889,25 @@ func buildop(ctxt *obj.Link) {
|
|||
opset(AXVSUBHU, r0)
|
||||
opset(AXVSUBWU, r0)
|
||||
opset(AXVSUBVU, r0)
|
||||
opset(AXVBITCLRW, r0)
|
||||
opset(AXVBITSETW, r0)
|
||||
opset(AXVBITREVW, r0)
|
||||
|
||||
case AVSLLV:
|
||||
opset(AVSRLV, r0)
|
||||
opset(AVSRAV, r0)
|
||||
opset(AVROTRV, r0)
|
||||
opset(AVBITCLRV, r0)
|
||||
opset(AVBITSETV, r0)
|
||||
opset(AVBITREVV, r0)
|
||||
|
||||
case AXVSLLV:
|
||||
opset(AXVSRLV, r0)
|
||||
opset(AXVSRAV, r0)
|
||||
opset(AXVROTRV, r0)
|
||||
opset(AXVBITCLRV, r0)
|
||||
opset(AXVBITSETV, r0)
|
||||
opset(AXVBITREVV, r0)
|
||||
|
||||
case AVSETEQV:
|
||||
opset(AVSETNEV, r0)
|
||||
|
|
@ -3518,6 +3542,54 @@ func (c *ctxt0) oprrr(a obj.As) uint32 {
|
|||
return 0xea75 << 15 // xvfdiv.s
|
||||
case AXVDIVD:
|
||||
return 0xea76 << 15 // xvfdiv.d
|
||||
case AVBITCLRB:
|
||||
return 0xe218 << 15 // vbitclr.b
|
||||
case AVBITCLRH:
|
||||
return 0xe219 << 15 // vbitclr.h
|
||||
case AVBITCLRW:
|
||||
return 0xe21a << 15 // vbitclr.w
|
||||
case AVBITCLRV:
|
||||
return 0xe21b << 15 // vbitclr.d
|
||||
case AVBITSETB:
|
||||
return 0xe21c << 15 // vbitset.b
|
||||
case AVBITSETH:
|
||||
return 0xe21d << 15 // vbitset.h
|
||||
case AVBITSETW:
|
||||
return 0xe21e << 15 // vbitset.w
|
||||
case AVBITSETV:
|
||||
return 0xe21f << 15 // vbitset.d
|
||||
case AVBITREVB:
|
||||
return 0xe220 << 15 // vbitrev.b
|
||||
case AVBITREVH:
|
||||
return 0xe221 << 15 // vbitrev.h
|
||||
case AVBITREVW:
|
||||
return 0xe222 << 15 // vbitrev.w
|
||||
case AVBITREVV:
|
||||
return 0xe223 << 15 // vbitrev.d
|
||||
case AXVBITCLRB:
|
||||
return 0xea18 << 15 // xvbitclr.b
|
||||
case AXVBITCLRH:
|
||||
return 0xea19 << 15 // xvbitclr.h
|
||||
case AXVBITCLRW:
|
||||
return 0xea1a << 15 // xvbitclr.w
|
||||
case AXVBITCLRV:
|
||||
return 0xea1b << 15 // xvbitclr.d
|
||||
case AXVBITSETB:
|
||||
return 0xea1c << 15 // xvbitset.b
|
||||
case AXVBITSETH:
|
||||
return 0xea1d << 15 // xvbitset.h
|
||||
case AXVBITSETW:
|
||||
return 0xea1e << 15 // xvbitset.w
|
||||
case AXVBITSETV:
|
||||
return 0xea1f << 15 // xvbitset.d
|
||||
case AXVBITREVB:
|
||||
return 0xea20 << 15 // xvbitrev.b
|
||||
case AXVBITREVH:
|
||||
return 0xea21 << 15 // xvbitrev.h
|
||||
case AXVBITREVW:
|
||||
return 0xea22 << 15 // xvbitrev.w
|
||||
case AXVBITREVV:
|
||||
return 0xea23 << 15 // xvbitrev.d
|
||||
}
|
||||
|
||||
if a < 0 {
|
||||
|
|
@ -4118,6 +4190,54 @@ func (c *ctxt0) opirr(a obj.As) uint32 {
|
|||
return 0x1de6 << 18 // xvshuf4i.w
|
||||
case AXVSHUF4IV:
|
||||
return 0x1de7 << 18 // xvshuf4i.d
|
||||
case AVBITCLRB:
|
||||
return 0x1CC4<<18 | 0x1<<13 // vbitclri.b
|
||||
case AVBITCLRH:
|
||||
return 0x1CC4<<18 | 0x1<<14 // vbitclri.h
|
||||
case AVBITCLRW:
|
||||
return 0x1CC4<<18 | 0x1<<15 // vbitclri.w
|
||||
case AVBITCLRV:
|
||||
return 0x1CC4<<18 | 0x1<<16 // vbitclri.d
|
||||
case AVBITSETB:
|
||||
return 0x1CC5<<18 | 0x1<<13 // vbitseti.b
|
||||
case AVBITSETH:
|
||||
return 0x1CC5<<18 | 0x1<<14 // vbitseti.h
|
||||
case AVBITSETW:
|
||||
return 0x1CC5<<18 | 0x1<<15 // vbitseti.w
|
||||
case AVBITSETV:
|
||||
return 0x1CC5<<18 | 0x1<<16 // vbitseti.d
|
||||
case AVBITREVB:
|
||||
return 0x1CC6<<18 | 0x1<<13 // vbitrevi.b
|
||||
case AVBITREVH:
|
||||
return 0x1CC6<<18 | 0x1<<14 // vbitrevi.h
|
||||
case AVBITREVW:
|
||||
return 0x1CC6<<18 | 0x1<<15 // vbitrevi.w
|
||||
case AVBITREVV:
|
||||
return 0x1CC6<<18 | 0x1<<16 // vbitrevi.d
|
||||
case AXVBITCLRB:
|
||||
return 0x1DC4<<18 | 0x1<<13 // xvbitclri.b
|
||||
case AXVBITCLRH:
|
||||
return 0x1DC4<<18 | 0x1<<14 // xvbitclri.h
|
||||
case AXVBITCLRW:
|
||||
return 0x1DC4<<18 | 0x1<<15 // xvbitclri.w
|
||||
case AXVBITCLRV:
|
||||
return 0x1DC4<<18 | 0x1<<16 // xvbitclri.d
|
||||
case AXVBITSETB:
|
||||
return 0x1DC5<<18 | 0x1<<13 // xvbitseti.b
|
||||
case AXVBITSETH:
|
||||
return 0x1DC5<<18 | 0x1<<14 // xvbitseti.h
|
||||
case AXVBITSETW:
|
||||
return 0x1DC5<<18 | 0x1<<15 // xvbitseti.w
|
||||
case AXVBITSETV:
|
||||
return 0x1DC5<<18 | 0x1<<16 // xvbitseti.d
|
||||
case AXVBITREVB:
|
||||
return 0x1DC6<<18 | 0x1<<13 // xvbitrevi.b
|
||||
case AXVBITREVH:
|
||||
return 0x1DC6<<18 | 0x1<<14 // xvbitrevi.h
|
||||
case AXVBITREVW:
|
||||
return 0x1DC6<<18 | 0x1<<15 // xvbitrevi.w
|
||||
case AXVBITREVV:
|
||||
return 0x1DC6<<18 | 0x1<<16 // xvbitrevi.d
|
||||
}
|
||||
|
||||
if a < 0 {
|
||||
|
|
|
|||
Loading…
Add table
Add a link
Reference in a new issue